PUS- und Betriebssystemintegration für eine SoC-FPGA-Plattform

Cyclone-V SoC-FPGA-Board
Cyclone-V-Hardware im schützenden Acrylgehäuse

Integration einer maßgeschneiderten Linux-Distribution mit angepasstem Betriebssystem-Kernel auf einem FPGA/System-on-Chip im Rahmen eines Forschungsprojekts der Universität der Bundeswehr München.

Als Hardware-Plattform wurde ein Cyclone 5-SoC-FPGA ausgewählt, dass einen ARM Cortex-A9 Dual-Core HPS (Hard Processor System) mit einem FPGA kombiniert.
Diese Plattform wurde wegen ihrer hohen Leistungsfähigkeit und Konfigurierbarkeit ausgewählt und wird beispielsweise auf dem OPS-SAT-Satelliten eingesetzt.

Einsatzzweck der fertigen Hardware/Software-Kombination ist die Simulation von FDIR-Algorithmen (Fault Detection, Isolation, Recovery), die über eine PUS-Schnittstelle gesteuert werden.

Der PUS (Packet Utilization Standard) ist ein ESA-Standard (ECSS-E-70-41A), der die Protokolle zur Telemetrie- und Telekommando-Kommunikation in der Raumfahrt definiert.


PUS- und Betriebssystemintegration für eine SoC-FPGA-Plattform

Cyclone-V SoC-FPGA-Board
Cyclone-V-Hardware im schützenden Acrylgehäuse

Wir haben ähnliche Tätigkeiten im Herbst 2014 für die Firma TTTech Computertechnik AG durchgeführt. Als Hardware Plattform wurde auch dieses mal ein Board mit Cyclone 5-SoC-FPGA gewählt.